本文在分析目前DDS信号源存在问题的基础上,提出了一种新型的设计方案,该方案以FPGA与单片机为核心,利用高速和低速相互配合产生高分辨率宽带多路DDS信号源,FPGA利用高速性能产生波形,单片机负责接收命令经过简单的解析之后通过串口和FPGA进行通信,FPGA按照单片机的命令产生方波、三角波、正弦波等波形,其中频率最大可达5MHz,频率的精度可以达到1Hz,为了提高系统的显示度,各种波形的形状和参数通过和单片机相连的LCD液晶显示出来。实践证明,该波形发生器结构简单、功能灵活,并具有在线可重复编程的特点。 交换，系统设计总框图如图2所示。总体方案的主要包含FPGA、单片机、D/A转换、滤波、输出和输入等六个部分。其中FPGA子系统部分主要完成DDS核心模块的实现；单片机、键盘、显示电路主要完成频率控制、带宽设置、分辨率设置等功能；D/A转换以及滤波电路主要完成将数字信号转换为模拟信号

公司网站 转载中国知网 www.wangaunjimuju.com，宽带信号源的设计-电动数控液压弯管机数控滚圆机滚弧机张家港弯管机得到光滑的波形信号等[6]。图2系统设计总框图3DDS模块设计3.1相位累加器模块相位累加器是DDS的核心模块，其主要用于产生查找ROM表的地址，从而输出储存在ROM中的相位幅度值。本设计相位累加器位数N设为32，FPGA输入频率为50MHz，通过锁相环可以把频率增大到250MHz。故频率分辨率为0.058Hz。根据设计要求可调步长为1Hz，且0.058*17≈0.986，故每次增加17，即可实现1Hz的增长。由于所设计的字长N=32，故采用一个32位的加法器以及一个32位的D触发器构成相位累加器，其输出值在同步时钟的控制下按照所给输入频率字长进行递增。相位累加器模块原理图设计如图3所示，其中a[31..0]为频率控制字输入引脚，D[31..0]为累加器输出。图3相位累加器原理图3.2FPGA与单片机的接口通信设计为了进行对DDS各种参数的设定，需要接收外部输入设备的命令，但是由于输入设备低速直接接到FPGA会影响其性能，因此采用了单片机获取输入设备的参数，然后通过单片机的串口把相应的数据传递给FPGA。由于单片机的串口每次只能发送8位的数据，而接收频率控制字的加法器和数据寄存器都是32位的，故我们需要单片机需要把32位的频率控制字分为4个8位数据由高位到低位连续发送四次给FPGA系统。4DA转换电路设计DAC芯片是系统波形产生过程中的核心器件，根据系统对带宽和分辨率的参数的要求设计要求，我们选用AD公司的AD9708芯片，该芯片是一宽带信号源的设计-电动数控液压弯管机数控滚圆机滚弧机张家港弯管机 公司网站 转载中国知网 www.wangaunjimuju.com